SiCに関する技術情報

埋め込みトレンチ型SiC-JFET


デンソーが開発した埋め込みエピ技術(ME3:Migration Enhanced Embedded Epitaxy)を用いたJFET。
n+ソース層/p+バリッドゲート層/n-ドリフト層から構成される基板にトレンチを形成した後、n薄膜チャネル層とp+トップゲート層を連続してエピタキシャル成長してトレンチ内を埋め戻し、不要なエピタキシャル成長層を除去して形成する。不純物領域にイオン注入ダメージがないため、理想的なビルトイン電圧を有するpn接合となり、一般には実現が難しいノーマリオフ特性が得られる。また、トレンチ側面に形成するn薄膜チャネル層はエピタキシャル成長で形成するため、比較的高濃度の薄膜層を制御性良く形成できる。その結果、ノーマリオフでありながら高い飽和電流特性と高温時のオン抵抗増加が少ない特性が得られる。

(竹内有一)